Intel revela chips com empilhamento 3D e células turbo para recuperar liderança em 2027

A Intel quer reassumir o protagonismo no setor de semicondutores e, para isso, já aposta em processos de fabricação inéditos como os novos 18A-P e 18A-PT, além do futuro 14A.

Em evento recente na Califórnia, o Intel Foundry Direct Connect 2025, a companhia apresentou avanços em empilhamento de chips, melhorias em eficiência energética e soluções de empacotamento 3D, com o objetivo de rivalizar com a TSMC e atrair novos parceiros para sua fundição.

Com o 14A, a Intel passa a ser a primeira a empregar litografia EUV com alta abertura numérica, o que pode abrir caminho para recursos inéditos em desempenho e miniaturização

Processo 18A entra na fase final antes da produção em massa

O processo de fabricação Intel 18A, que marca uma das maiores apostas da empresa para retomar a liderança no setor de semicondutores, está oficialmente em fase de risk production, com a fabricação em larga escala prevista para o final de 2025.

A tecnologia dará vida aos processadores Panther Lake, com lançamento estimado para o início de 2026, e será a base para uma série de inovações estruturais e de desempenho.

O 18A combina dois avanços fundamentais: o RibbonFET, uma nova geração de transistores do tipo “gate-all-around” (GAA), e o PowerVia, arquitetura de fornecimento de energia pela parte traseira do chip (backside power delivery), que melhora a eficiência energética e reduz interferências elétricas.

Com esses recursos, a Intel explica que teremos ganhos significativos em desempenho por Watt e densidade de transistores em comparação aos nós anteriores.

De acordo com o CEO Lip-Bu Tan, a fabricação com o processo 18A já começou em instalações no Arizona e Oregon. A meta é atingir escala comercial com vantagem sobre o nó N2 da TSMC, que entra em produção no mesmo período, mas sem oferecer entrega de energia traseira — recurso exclusivo da Intel neste estágio.

Além disso, o processo 18A é o primeiro a integrar tanto a PowerVia quanto a RibbonFET em um chip de produção comercial, o que, segundo a própria Intel, o torna o mais avançado já anunciado em termos de arquitetura energética e estrutura de transistores.

A empresa também explica que o nó é totalmente compatível com ferramentas de design da indústria, graças à colaboração com empresas como Synopsys e Cadence.

Novas variantes 18A-P e 18A-PT elevam performance e empilham chips

Como vimos acima, a Intel não se contentou em lançar o processo 18A como um único bloco tecnológico. Por isso, a empresa revelou duas variantes específicas do nó: o 18A-P, voltado para desempenho otimizado, e o 18A-PT, que combina alta eficiência com capacidade inédita de empilhamento de chips em 3D.

O 18A-P oferece uma curva aprimorada de desempenho por Watt — cerca de 8% superior ao 18A convencional. Isso significa que os projetistas poderão escolher entre mais potência com o mesmo consumo ou economizar energia mantendo a performance. Ele já está sendo fabricado em estágio inicial em fábricas da Intel, com clientes selecionados testando os primeiros chips.

Mais revolucionário, porém, é o 18A-PT, primeira tecnologia da Intel a incorporar o Foveros Direct 3D, um processo de empilhamento de dies com interconexão híbrida cobre-a-cobre (hybrid bonding).

A técnica elimina o uso de microesferas de solda (bump-less), permitindo conexões mais densas, com espaçamento inferior a 5 micrômetros — superando inclusive a tecnologia SoIC-X da TSMC, usada nos chips AMD com 3D V-Cache.

A Intel agora consegue empilhar múltiplos chiplets com menor resistência e latência, usando TSVs e interconexões híbridas sem solda, o que abre caminho para soluções como cache empilhado e arquiteturas modulares mais compactas

O primeiro grande produto confirmado com essa tecnologia será a linha Clearwater Forest de CPUs Xeon, em que dies base produzidos em Intel 3-T servirão de suporte para os chiplets empilhados com 18A-PT.

A combinação de empilhamento vertical e ganho energético reposiciona a Intel frente a concorrentes diretos, especialmente no segmento de servidores e data centers.

A empresa também destacou que as variantes 18A-P e 18A-PT são compatíveis entre si em termos de regras de design, o que reduz custos e acelera o desenvolvimento para clientes que desejam migrar entre soluções sem reescrever seus projetos do zero.

Característica	Intel 18A	Intel 18A-P	Intel 18A-PT
Status	Em produção de risco (risk production)	Wafers iniciais em fabricação	Wafers em fase inicial; produção em breve
Produção em massa (HVM)	Final de 2025	Final de 2025 (junto com 18A)	A partir de 2026
Aplicação confirmada	Processadores Panther Lake	Ainda não revelado oficialmente	CPUs Xeon Clearwater Forest
Transistores	RibbonFET (GAA)	RibbonFET	RibbonFET
Entrega de energia	PowerVia (BSPDN)	PowerVia	PowerVia
Foco principal	Processo base para alta densidade e eficiência	Otimização para maior desempenho por watt (até +8%)	Empilhamento 3D com desempenho e eficiência
Interconexão avançada	Não	Não	Foveros Direct 3D (hibridização cobre-a-cobre)
Pitch de interconexão (hybrid bonding)	—	—	<5 μm (mais denso que o SoIC-X da TSMC, que tem 9 μm)
Compatibilidade de design	Base para a linha	Compatível com 18A (mesmas regras de design)	Compatível com 18A e 18A-P
Diferencial competitivo	Primeira combinação de RibbonFET + PowerVia no mercado	Melhor performance sem reescrita de design	Integração vertical de chiplets com interconexão de última geração

14A estreará com inovações inéditas: PowerDirect e Turbo Cells

Previsto para entrar em produção de risco em 2027, o processo Intel 14A será o próximo grande salto tecnológico da empresa após o 18A.

Trata-se de um nó equivalente a 1,4 nanômetro que introduz duas inovações inéditas no mercado: a nova arquitetura de entrega de energia PowerDirect e a tecnologia Turbo Cells, pensada para maximizar frequência de operação e desempenho computacional.

O que faz o PowerDirect?

A PowerDirect é a evolução do PowerVia, a arquitetura de fornecimento de energia pela parte traseira do chip que já está presente no 18A.

Mas, ao contrário do modelo atual, que conecta a energia ao nível de contato dos transistores, o PowerDirect alimenta diretamente as regiões de fonte e dreno de cada transistor, utilizando vias especializadas.

A mudança reduz a resistência elétrica, melhora a eficiência energética e prepara o terreno para estruturas mais densas e de menor consumo.

O que faz os Turbo Cells?

Eles são um conjunto de células otimizadas que permitem personalizar blocos de circuitos com diferentes níveis de desempenho e eficiência.

A ideia aqui é oferecer mais controle aos projetistas, que poderão equilibrar velocidade e consumo conforme a necessidade da aplicação — útil em designs heterogêneos de CPU e GPU.

A Intel afirma que a tecnologia das Turbo Cells, aliada ao novo RibbonFET 2, uma versão aprimorada de seu transistor gate-all-around, será fundamental para elevar as frequências máximas dos chips e reduzir os gargalos de caminho crítico, especialmente em tarefas gráficas e computacionais intensivas.

Além disso, o 14A será o primeiro processo comercial da indústria a utilizar litografia EUV de Alta Abertura Numérica (High-NA EUV), enquanto concorrentes como a TSMC só planejam adotar esse tipo de litografia a partir de 2028 com o nó A14 — e sem implementação de energia pela traseira.

A Intel já distribuiu versões preliminares do Process Design Kit (PDK) do 14A para clientes parceiros, e vários deles já indicaram planos de tape-out para chips de próxima geração com essa tecnologia.

Empacotamento avançado: Foveros e EMIB ganham novas versões

Além dos avanços nos nós de fabricação, a Intel está investindo fortemente em tecnologias de empacotamento avançado, fundamentais para a integração eficiente de múltiplos chiplets em soluções heterogêneas.

As famílias Foveros (empacotamento 3D) e EMIB (empacotamento 2.5D) ganharam novas versões otimizadas para diferentes perfis de aplicação — de notebooks a servidores de alto desempenho.

Foveros Direct 3D

• Empilhamento vertical de chiplets diretamente sobre um die base ativo.
• Interconexão híbrida cobre-a-cobre (Cu-to-Cu) com pitch inferior a 5 micrômetros, superando o SoIC-X da TSMC (9 μm).
• Dispensa o uso de solda (bump-less), reduzindo latência e resistência elétrica.
• Alta densidade, baixa potência e ideal para aplicações que exigem desempenho por bit otimizado.
• Estreia no processo 18A-PT, com uso confirmado na linha Clearwater Forest.

Foveros-R

• Usa um interposer com camada de redistribuição (Redistribution Layer – RDL) para conectar múltiplos chiplets.
• Focado em aplicações de cliente e segmentos sensíveis a custo.
• Adequado para designs que exigem funções complexas de diferentes fontes.
• Estará pronto para produção em 2027.

Foveros-B

• Combina interposers RDL com pontes de silício, permitindo maior flexibilidade em topologias avançadas.
• Aplicável tanto em dispositivos cliente quanto em data centers.
• Ideal para arquiteturas com múltiplos dies base, como cache desagregado ou DVRs.
• Também com previsão de produção em 2027.

EMIB 3.5D

• Combina a tecnologia Foveros com Embedded Multi-die Interconnect Bridge (EMIB) em um mesmo pacote.
• Permite criar soluções extremamente complexas com múltiplos empilhamentos 3D e integração heterogênea.
• Exemplo de uso: Intel Data Center GPU Max Series SoC, com mais de 100 bilhões de transistores e 47 tiles ativos.
• Integra até cinco nós de processo diferentes em um único pacote.

EMIB-T e EMIB-M

• EMIB-M: já em produção, usa capacitores MIM na ponte para maior estabilidade.
• EMIB-T: adiciona TSVs à ponte, facilitando a integração com outros designs de empacotamento.
• Ambas são evoluções do EMIB original e têm aplicação em lógica-lógica e lógica-memória (HBM).

Intel reforça ecossistema com alianças estratégicas

O novo CEO, Lip-Bu Tan, tem enfatizado a importância de parcerias industriais para que os clientes encontrem no Intel Foundry Services (IFS) não apenas tecnologia de ponta, mas também ferramentas de desenvolvimento, IPs prontos e suporte ao design.

Entre os principais avanços anunciados durante o Foundry Direct Connect 2025 está a expansão do Intel Foundry Accelerator Alliance, agora dividido em três frentes:

1. EDA Alliance: colaborações com empresas como Synopsys e Cadence para garantir compatibilidade com ferramentas de automação de design líderes da indústria.
2. IP Alliance: desenvolvimento e licenciamento de blocos de propriedade intelectual (IPs) críticos, que aceleram o ciclo de design e reduzem custos.
3. Chiplet Alliance: iniciativa para promover interoperabilidade entre chiplets de diferentes fornecedores, facilitando a montagem de sistemas modulares e heterogêneos com blocos validados previamente.

A ideia dele é atrair um maior número de parceiros ao oferecer ferramentas abertas, documentação clara e kits de design (PDKs) alinhados aos padrões do mercado, aproximando o IFS de um modelo semelhante ao da TSMC.

A estratégia é vital em um momento em que diversos clientes já demonstraram interesse em realizar tape-outs nos nós 18A e 14A, graças à maturidade do ecossistema e à promessa de competitividade em desempenho e eficiência.

Concorrência com TSMC e cenário geopolítico favorecem Intel

Vale ressaltar que a disputa entre Intel e TSMC está acima da corrida tecnológica. O contexto geopolítico atual e as restrições legais impostas a fabricantes estrangeiras também impactam diretamente o equilíbrio de poder na indústria de semicondutores.

Embora a TSMC continue líder em densidade de transistores, a Intel surge como a única fundição de ponta sediada nos Estados Unidos com capacidade de produção e desenvolvimento de tecnologias de empacotamento avançado em solo americano — uma vantagem estratégica em tempos de tensão comercial com a China e novos limites à exportação de know-how por Taiwan.

A tabela abaixo resume os principais diferenciais entre Intel e TSMC no momento:

Critério	Intel (2025–2027)	TSMC (2025–2027)
Localização de P&D e produção de ponta	Totalmente nos EUA	Taiwan (com produção limitada nos EUA)
Produção com BSPDN (PowerVia/PowerDirect)	Sim (PowerVia no 18A e PowerDirect no 14A)	Não (previsto apenas no A16 para 2026/2027)
Gate-All-Around (GAA)	Sim (RibbonFET, com 4 nanosheets)	Sim (N2, com 3 nanosheets)
Empilhamento 3D com hybrid bonding	Sim (Foveros Direct 3D, <5 μm pitch)	Sim (SoIC-X, 4.5 a 9 μm pitch)
Litografia High-NA EUV	Sim (estreia com o processo 14A em 2027)	Não (TSMC planeja usar apenas após 2028)
Capacidade de empacotamento avançado	EMIB 3.5D, Foveros-R/B, integração com vários nós e tiles	SoIC/CoWoS e Fan-Out
Restrições legais para produção externa	Não	Sim (lei taiwanesa proíbe produção de tecnologia de ponta no exterior)
Clientes potenciais em expansão	NVIDIA, Broadcom, Faraday, além de novos tape-outs confirmados	AMD, Apple, Qualcomm, mas com limitações geográficas futuras

Tal combinação de vantagens técnicas e logísticas posiciona a Intel de forma mais favorável para conquistar contratos de empresas norte-americanas que buscam reduzir riscos de dependência internacional e fornecer produção local com tecnologias de ponta.

Leia também:

• CEO da Intel assume comando direto da divisão de IA e promove grande reestruturação
• Intel anuncia demissões e cortes de US$ 1,5 bilhão em custos
• Chips em 2nm pelo Intel 18A têm melhor desempenho do que N2 da TSMC e SF2 da Samsung

Intel volta a disputar liderança tecnológica

A Intel demonstra estar tecnologicamente preparada para retomar o protagonismo na indústria de semicondutores. O esforço para reconstruir sua credibilidade como fundição inclui não apenas melhorias em litografia, empilhamento e eficiência, mas também uma aposta firme em colaboração com o ecossistema de design e fabricação.

Mais do que promessas, a empresa já tem clientes testando chips com as novas tecnologias e cronogramas claros para produção em massa. Ao mesmo tempo, o contexto geopolítico coloca a Intel em posição privilegiada como único player com capacidade de fabricação de ponta nos EUA, em um momento em que muitas empresas buscam alternativas ao modelo centralizado em Taiwan.

Se cumprir os prazos e mantiver a consistência nas entregas, a Intel poderá não apenas competir com a TSMC em igualdade técnica, mas até superar a rival em áreas-chave como integração 3D, energia e litografia de última geração — consolidando seu retorno ao centro da inovação global em chips.

Fonte: PC World, wccftech, Tom’s Hardware e Intel